Sr FPGA Design Engineer (NetSec)
Palo Alto156.4k - 253k USD AnnuallyUnited States of America21 октября
О вакансии
Senior FPGA Design Engineer role focusing on network security (NetSec) using SystemVerilog, Verilog, and Python
Требования
- systemverilog
- verilog
- python
Источник: Telegram-канал RVC | Global | IT Job - Remote & Relocation
Контакт работодателя скрыт
Зарегистрируйтесь и загрузите резюме — откроется прямой контакт по этой вакансии и персональная подборка похожих из сотен Telegram-каналов. Первые 3 дня бесплатно, без карты.
Получить контакт работодателя