Инженер по UVM верификации
Москва, Санкт-Петербург, Нижний Новгород, Минск7 августа
О вакансии
Разработка функциональной верификации, тестовых планов и окружений для IP блоков и СнК, автоматизация тестирования и поддержка CI процессов
Требования
- Опыт верификации и/или разработки RTL для FPGA или ASIC от 3 лет
- Знакомство с архитектурой процессоров
- Опыт работы с RTL симуляторами
- Знание SystemVerilog (ООП)
- Владение скриптовыми языками (perl/python/tcl/shell)
- Уверенный пользователь Linux
- Английский язык (чтение документации/переписка)
Источник: Telegram-каналы Job in IT || Вакансии в IT || Remote || Удаленка, Jobs Feed IT & Digital Вакансии Агрегатор, Работа в ИТ
Контакт работодателя скрыт
Зарегистрируйтесь и загрузите резюме — откроется прямой контакт по этой вакансии и персональная подборка похожих из сотен Telegram-каналов. Первые 3 дня бесплатно, без карты.
Получить контакт работодателя