FPGA инженер
ПРМ ДевУдалённо22 сентября
О вакансии
Разработка и отладка RTL на Verilog, управляющего ПО на C, интеграция P4-логики, настройка IP-ядер и реализация высокоскоростных сетевых протоколов
Требования
- Уверенный Verilog
- Опыт разработки на C
- Понимание архитектуры FPGA (Xilinx)
- Опыт работы с Vivado / Vitis
- Понимание Ethernet и UDP/IP
- Опыт работы с AXI
- Опыт интеграции 10G и PCIe
Источник: Telegram-канал Work Embedded
Контакт работодателя скрыт
Зарегистрируйтесь и загрузите резюме — откроется прямой контакт по этой вакансии и персональная подборка похожих из сотен Telegram-каналов. Первые 3 дня бесплатно, без карты.
Получить контакт работодателя