Design Verification Engineer
alteraУдалённо11 сентября
О вакансии
Junior level Design Verification Engineer role focusing on semiconductors, specifically requiring experience with SystemVerilog and Ethernet protocols
Требования
- systemverilog
- ethernet
Источник: Telegram-канал RVC | Global | IT Job - Remote & Relocation
Контакт работодателя скрыт
Зарегистрируйтесь и загрузите резюме — откроется прямой контакт по этой вакансии и персональная подборка похожих из сотен Telegram-каналов. Первые 3 дня бесплатно, без карты.
Получить контакт работодателя